MIPS aprovecha Siemens FPGA para RISC

Nov 10, 2023

Bajo la colaboración, MIPS está utilizando la plataforma Siemens Veloce proFPGA para demostrar los núcleos MIPS, incluido el eVocore P8700. El núcleo, el primer procesador fuera de servicio (OoO) con escalabilidad coherente de subprocesos múltiples, núcleos múltiples y clústeres múltiples, ya se ha adoptado para aplicaciones que incluyen conducción autónoma y sistemas avanzados de asistencia al conductor (ADAS).

La ejecución de las CPU RISC-V en la plataforma proFPGA permite a los desarrolladores validar sus sistemas finales antes que el silicio. Los clientes pueden agregar su lógica y aceleradores personalizados y validar su sistema en chip (SoC) para una funcionalidad óptima. Además, la plataforma Veloce proFPGA de Siemens brindará a los equipos de software del cliente acceso total al sistema de hardware de creación de prototipos de la plataforma, las herramientas de software y los ganchos de rastreo de depuración, lo que permitirá el desarrollo temprano de software y el codiseño de hardware y software.

"A medida que un número creciente de diseñadores de SoC se están pasando a RISC-V para sus diseños futuros, estamos viendo un interés creciente en nuestros procesadores eVocore debido al nivel de escalabilidad sin igual que brindan", dijo Desi Banatao, director ejecutivo de MIPS. "Estamos encantados de colaborar con Siemens para permitir que nuestros clientes se beneficien de todas las funciones y herramientas de nuestro eVocore P8700, el mejor de su clase, junto con la capacidad escalable y la flexibilidad que ofrece la plataforma Veloce proFPGA de Siemens".

Los desarrolladores también pueden agregar sus propios aceleradores a los sistemas con el P8700 mientras mantienen la coherencia junto con hasta 64 clústeres y 8 núcleos por clúster y 2 subprocesos por núcleo.

El prototipo de FPGA de escritorio se puede utilizar con varios tipos de cargas de trabajo, con bancos de pruebas integrados y conexiones en circuito a hardware externo como generadores Ethernet o buses PCI Express. Esto permite que MIPS admita múltiples configuraciones, comenzando con una CPU de un solo núcleo y un solo subproceso hasta configuraciones de múltiples núcleos y múltiples clústeres.

"La creciente complejidad de los diseños de SoC requiere herramientas de creación de prototipos más sustanciales", dijo Jean-Marie Brunet, vicepresidente y gerente general de verificación asistida por HW en Siemens Digital Industries Software. "Nos complace ayudar a los clientes y desarrolladores de MIPS a mantenerse al día con el ritmo acelerado de la innovación al proporcionar soluciones de creación de prototipos potentes y escalables adaptadas a sus casos de uso, desde IP hasta subsistema y SoC".

www.mips.com; www.siemens.com